LS373的输出端1Q～8Q可直接与总线相连。当三态允许控制端OE为低电平时,1Q～8Q为正常逻辑状态,可用来驱动负载或总线。当OE为高电平时,1Q～8Q呈高阻态,既不驱动总线,也不是总线的负载,但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时,Q随数据D而变。当LE为低电平时,Q被锁存在已建立的数据电平。当LE端施密特触发器的输入具有滞后作用,可使交流和直流噪声抗扰度被改善400mV。引出端符号:1D～8D为数据输入端,OE三态允许控制端(低电平有效),LE锁存允许端,1Q～8Q为输出端。真值表如表1所示。

　　(2)硬件保护电路分析

　　连接方法如图2所示,也称为双限比较器。参考电压为+5V和-5V,当输入电压UINPUT<-5V时,运放LM358输出-15V,这时二极管VD1截止,VD2导通,Uin=12.96V,UDIR=5V,根据真值表,LS373的输出为高阻态,从硬件上封锁PWM的输出,UDIR=0V,光耦导通(见图3),F为低电平;当输入电压为-5V+5V时,运放LM358输出+12.95V,VD1导通,VD2截止,Uin=12.96V,UDIR=5V，同理，LS373的输出为高阻态，封锁了PWM。UDIR=0V，光耦导通，F为低电平。